DIALOG(R)File 352:Derwent WPI

(c) 2002 Derwent Info Ltd. All rts. reserv.

009135736

Image available

WPI Acc No: 1992-263174/199232

XRAM Acc No: C92-117379 XRPX Acc No: N92-201240

Thin-film semiconductor circuit prodn. for display panel – includes forming circuit on film-covered substrate bonding second substrate to

circuit-formed face and etching covering film NoAbstract

Patent Assignee: NIPPON TELEGRAPH & TELEPHONE CORP (NITE)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 4178633 A 19920625 JP 90306269 A 19901114 199232 B

Priority Applications (No Type Date): JP 90306269 A 19901114

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 4178633 A 6 G02F-001/136

Title Terms: THIN; FILM; SEMICONDUCTOR; CIRCUIT; PRODUCE; DISPLAY; PANEL; FORMING; CIRCUIT; FILM; COVER; SUBSTRATE; BOND; SECOND; SUBSTRATE;

CIRCUIT; FORMING; FACE; ETCH; COVER; FILM; NOABSTRACT

Derwent Class: L03; P81; U14

International Patent Class (Main): G02F-001/136 International Patent Class (Additional): H01L-027/12

File Segment: CPI; EPI; EngPI

DIALOG(R) File 347: JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

03813533

Image available

FORMATION OF SEMICONDUCTOR CIRCUIT

PUB. NO.:

04**–178633** [JP 4178633 A]

PUBLISHED:

June 25, 1992 (19920625)

INVENTOR(s): KATO KINYA

NAKAZAWA KENJI SUYAMA SHIRO TANAKA KEIJI

SAKAI SHIGENOBU

APPLICANT(s): NIPPON TELEGR & TELEPH CORP <NTT> [000422] (A Japanese

Company or Corporation), JP (Japan)

APPL. NO.:

02-306269 [JP 90306269]

FILED:

November 14, 1990 (19901114)

INTL CLASS:

[5] G02F-001/136; H01L-027/12; H01L-029/784

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment); 42.2

(ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL:

Section: P, Section No. 1436, Vol. 16, No. 495, Pg. 20,

October 14, 1992 (19921014)

ABSTRACT

PURPOSE: To allow the transfer of circuits without using a costly polishing device by sticking a 1st substrate which is formed of the circuits with a 1st film or the 1st film and at least one layer of a 2nd film to a 2nd substrate on the side where the above-mentioned circuits are formed to each other, then etching away the 1st film and transferring the circuits onto the 2nd substrate.

CONSTITUTION: A molybdenum film is first deposited at the 1st film 12 on the 1st substrate 11 consisting of Si. An SiO(sub 2) film is then deposited as the 2nd film 13 thereon and thereafter, TFTs 17 formed by using a-Si as well as picture element electrodes 18 consisting of ITO (indium tin oxide) and wirings consisting of A1 are formed thereon to produce an active matrix 14. An adhesive 15 of, for example, an epoxy system is then applied on the matrix 14 and a PET film is stuck as the 2nd substrate 16 onto the circuits. The assembly is thereafter immersed into hydrogen peroxide and the molybdenum film 12 is completely removed by etching. Finally, the 1st substrate 11 is completely peeled and the above-mentioned circuits are completed.

卵日本国特許庁(JP)

00 特許出願公開

四公開特許公報(A)

平4-178633

MInt. Cl. 5

幾別記号

庁内發理番号

❷公開 平成4年(1992)6月25日

1/136 G 02 F

500

9018-2K 7514-4M

H 01 L 29/78 9056-4M

3 1 1 Α×

審査調求 未請求 請求項の数 1 (全6頁)

69発明の名称 半導体回路の形成方法

> 爾 平2-306269 204年

В

平2(1990)11月14日 頭 29出

東京都千代田区内幸町1丁目1番6号 日本電信缸話株式 脑 矢 明 者 加 個発

会社内

東京都千代田区内幸町1丁目1番6号 日本電信電話株式 沢 中 盎 ⑫発 88 *

会社内

東京都千代田区内幸町1丁目1番6号 日本管信電話株式 朗 史 @発 明 者 겡 Ш

会社内

東京都千代田区内幸町1丁目1番6号 日本電信電話株式 明 署 何発

会社内

⑦出 願 人 日本電信亞話株式会社

弁理士 中村 純之助 四代 理 人

最終頁に続く

2

1. 発明の名称

半町体回路の形成方法

2. 特許約束の適圏

1. 第1の収、または第1の収および少なくと も1点の第2の以を介して国路を形成した銅1の 甚板を上記回路を形成した鋼で昇 2 の碁板に扱り 合わせたのち、上記録1の口をエッチングにより 験去することにより上記回路を上記第2の益板上 に伝媒することを特益とする半切体回路の形成方

3.発明の群幻な説明

(登泉上の利用分録)

太亮明は半辺体回路の形成方法に係り、特に、 基板の材質に勧約のない半辺体回路の形成方法に 関する.

〔従来の技術〕

波呂ディスプレイ(LCD)に代安される母型 で低消費包力の平面型設示技証(ディスプレイ) の研究関系が盛んである。これらのディスプレイ

では、配趨が形成された苔板、または高裂示品質 を得るために、磁動粒子(アモルファスSi双尿 トランジスタ (a-Si TFT) や多結晶 Si □以トランジスタ(poly−Si TFT))を作 り込んだアクティブマトリクス凸板が必要であり、 配越やアクティブマトリクスが形成される凸板材 料にはガラスが用いられるのが一般的であった。 しかし、ガラスではその耐熱温度に閉的があり、 上記配約や館団録子の選作に大きな制約を顕して いた。すなわち、安価なガラスの耐熱温度は貸し て低く、また能助袋子に恩路団を与えるアルカリ 金尽の含存が遊けられない。このため、不純物含 有が少なく、耐感摂取の高い安価なガラス芸板の **昭晃が登録されているが、これらの豆水を冷たす** ガラスの関系がままならない。一方、ガラス茲板 を用いるとその刚性のためディスプレイを未収用 時に小さく折り登んでおくことができない河風が むことができるフレキシブル茲板を用いたディス プレイの出現が特望されている。

特開平4-178633(2)

基板の制的を取り除く技術としては、1988年のインターナショナル エレクトロン デバイスミーティング (International Electron Device Heeting (IEDM)) にデバイス伝像技術が 報告されている (ケイ・スミヨシ(K. Sumiyoshi) 他、「デバイス レイア トランスファード ポリーシリコン ティーエフティー アレイ フォー ハイ レゾルーション リキッド クリスタル プロジェクター("DEVICE LAYER TRANSFERED POLY-Si TFT ARRAY FOR HIGH RESOLUTION LIQUID CRYSTAL PROJECTOR")」、アイイーディーエム(IEDM)89、p.165、1989)。

(発明が以抉しようとする処型)

上記の技机はSI 芯板上に口化以(Si O. 級)を介してアクティブマトリクスを選作したのち、別の恐板と駆り合わせ、その殺 Si 芯板を研印工程で除去するものである。研印工程では Si より Si O. の研印違庭が小さいため、 Si O. が現われたところで研印を止めることができ、結及として Si 芯板上に形成したデバイスを別の恋板上に

いる。この以のエッチング選取が大会く、選作し た回路、デバイスや基板に対してこの以を選択的 に除去できれば回路、デバイスの転線が可能であ る。

すなわち、本恩別の半収体回路の形成方法は、第1の以、または第1の以および少なくとも1月の第2の以を介して回路を形成した第1の話板を上記回路を形成した何で紅2の拡極に張り合わせたのち、上記第1の以をエッチングにより除去することにより上記回路を上記第2の拡極上に振口することを特益とする。

(作用)

本 別明では、回路を形成する 25 彼に 図 品 組 放 が ない 芸 板 や、 回路に 以 35 口を 与える 67 質を 含まな い 55 彼を 用いることができ、 芸 板 の 切 効を 少 なく することができる。 また、 回路を 医 風 するのに、 発 來 技 粉 の よ う に 母 口 を 行 わ な く て む む の で、 コスト の 高い 研 回 独 鼠 が 不用 で あ り、 か つ 口 色 の ない フレキシブル 基 飯 に 医 ぬ し よ う と す る む 合 も 55 板 が 変 形 す る 同 口 も な い .

本祭明の目的は、上記同口を節挟し、 超板に対する関約のない回路の低位方法を提供することにある。

(口図を貸款するための手段)

本発明は、弘徳上に形成した回路と茲板との間 に介在させた以をエッチングで於去する方法を用

(突监例)

塞坎约1

部1日間(a)~(f)は、本発明の半取体回路の形成方法の第1の契応例の工程所而因である。本政に何では、例えば4インチ径のSIの第1の 芸板上に回路としてアクティブマトリクスを形成 し、ポリエチレンテレフタレート(PET)の第 2の話板上に短母した例を示す。

まず、 写1 図(a)に示すように、 Siの第1 の 芸板 1 1 上に 5 1 の 1 2 としてモリブデン 1 を 対 1 μ m 均 収 する。 次いで、(b)に示すように、 3 4 で 工 数 中にモリブデン 1 2 が 1 2 が 1 2 で 化 性 好 3 として SiO 1 2 を 収 和 し た の 5、 2 2 の 2 1 3 として SiO 1 2 で 位 2 で と ガ 1 TO(1 1 1 1 2 で 1 2 で 1 2 で 1 3 と 1 2 で 1 3 と 1 3





特開平4-178633(3)

板16としてPET原を回路上に張り合わせる。 その他、過数化水和水中に設設し、(e)に示す ようにモリブデン取12をエッチングする。この とき、エッチング放取を向上させるためエッチン グ波は加熱した。このようにしてエッチングを迫 行させてモリブデン取12を完全に除去し、最後 に (f)に示すように蘇1の器板11が完全にほ れれば完成する。

ここでモリブデンを築1の以12に用いたのは 図化性界圏気に弱く、過酸化水源水への設証によ り容易にエッチング除去できること、過酸化水源 水はSi、SiO。、A1、1TOダアクティブ マトリクス製作に用いた材料を全くエッチングし ないため、きわめて 酉い選択エッチング性を有す るためである。また、蘇2の取13を設けたのは、 モリブデン取12がアクティブマトリクス製作時 に酸化性容圀気にជ接凸されないようにするため である。

こののち、この基板(第2の基板16)と対向
図料を形成したPETからなる対向技板を移分子。

分改図被品を挟んで扱り付け、ディスプレイを完成させた。このディスプレイを設示させたところ、ガラス器板上に形成したのと同等な設示特性が得られることを配図した。また、このディスプレイはフレキシブル性があり、 和度な曲げには励えられることが分かった。 したがって、 未使用時には小さく折り登むことができるディスプレイを実現することができる。

翠原例 2

実質例1のモリブデン照12の代わりにモリブデン限形成時に資料を含むしたガスでスパッタしたモリブデン図を用いた。このため、モリブデン図は口料を高級配に含んでいる。砂料を高級配に含んでいる。砂料を高級配に含んでいる。砂料を高級配に含んでいる。砂料を高級の工程はでのエッチング遊配が大きい。その他の工程は突縮例1と同位とした。この第4、第1図(e)でのモリブデン図の励去がきわめて高速配に行われる効果があった。物性では全く同じであった。

窦超例3

我位例1のほ1のほ12として、モリブデンは

安缸例 4

図2図(a)は、本契切の口4の窓口例を示す図、別2回(b)は、別2図(a)の段部拡大い面倒である。窓口例1で違べた手法で多数のSi 茲根を口1の変板41としてその上にアクティブマトリクスを図作し、これらを第2図(a)に示

すようにPETの頃2の恋板42上に到り合わせた。その後、突縮倒1と同様にしてアクティブマトリクスを弱2の薔板上42に伝達した。その後、第2図(b)に示すように、フォトブロセスによりスルーホール43を関ロし、その後金図底を増和し、フォトプロセスを用いて各アクティブマトリクスを設設する金瓜配換44とした。この結果、個々のアクティブマトリクスを完成できた。

こののち、この凸板(類2の凸板42)と対向 可概を形成したPETからなる対向凸板を紹分子 分は型心凸を絞んで型。り付け、ディスプレイを完 成させた。このディスプレイを表示させたところ、 袋示物性が得られることを質疑した。

スルーホール43と配約44の形成は低週で行えるため、PET 拡板(42)のような耐熱 紅底の低い 基板上でも同回なく行うことができた。また、配数の形成はスクリーン印刷でも可能であっ

このように、回路を分割して形成し、それらを

特別平4-178633(4)

大面和基板上に伝はすることにより、容易に大面 和基板上に大規程な回路を形成できる。このむ合、 分割された回路は大面和基板に取り合わせる前に 個別の試験により辺別でき、良品のみを伝像する ことができるので、大規模回路の図遺歩程まりを 上げることができる。

実施例 5

第3図は、本契明の第5の収的例を示す図である。 突旋例1 で逆べたのと同切な手法でSi 芸板を第1の話板51としてその上にシフトレジスタからなるアクティブマトリクスの歴動回路53をpolyーSi TFTで形成し、第3回に示すようにゅーSi TFTを用いたアクティブマトリクス54を形成したガラスの第2の恐板52にほび回にの変がで、 突に回路53とアクティブマトリクス54を恐いで、 突に回路53とアクティブマトリクス54にほびはないらの留号がアクティブマトリクス54にほご降からの留号がアクティブマトリクス54にほどであることを配回した。 突旋例1と同じた

記を行わなくて許むので、コストの高い研算数型が不用であり、低コスト化を迎成でき、かつ同性のないフレキシブル基板に伝像しようとする場合も基板が変形する同風もない。

本租明の主旨は、容易にエッチング除去できる 第1の以を努1の匹板上に形成し、その上に回路 を形成したのち、母2の話板と蛩り合わせたのち、 501の以を飲去することにより、 回路を502の苔 板上に低位することである。第2の以は録1の以 が回路超作時に抵鉛を受けるのを助止するもので ある。したがって、本碧明の主旨を逸脱しない隠 りにおいて私々の変更が可能なことは言うまでも なく、上記臭意例において、例えば囲扇としてa -SI TFT、poly-Si TFTやエピタキシ ャル成長させたSi瓜を用いたアクティブマトリ クス、国協国路を示したが、データパッファ回口 5の回路であってもよい。□2の□については SiO.以の他にSiNx似切を用いることができ る。校り別は用途によって忍べばよく、何以の想 殴もないことは明らかである.

ディスプレイを完成させ、収示値作が忍忍できた。 撃紋例 6

類4図は、本製明の類6の実施例を示す図である。実的例:で述べたのと同類な手法でSi杏板を第:の芸板としてその上にpolyーSiでnチャネルTFT61を形成し、同じく他のSi甚板上にpチャネルTFT62を形成した。これらを第4回に示すようにガラスの類2の悲板63に伝送し、交換例4の方法で相対形MOS(СMOS)回路を初成するように接換した。この回路を設立したところ、СMOS随作することが配認できた。このように、一辺の工程で銀作すると工程が扱したのように、一辺の工程で銀作すると工程が扱めるСMOS回路を、nチャネルとpチャネル部分に分限して形成し、伝統して回路を

以上風明したように、上記各契範例では、国路を形成する否板に国品紅紋が高いむ極や、国路に瓜珍草を与える塩質を含まない否板を用いることができ、益塩の側的を少なくすることができる。また、回路を医療するのに、健療技術のように研

ることにより、工竄が草縛化できる。

[発明の効果]

以上に限明したように、本発明は音節な研究性 記を使用することなく自惑を伝域できるので、低 コスト化が超成できる。また、自路を分割とにに 成し、それらを大面和否板上に医境することとき、 分割された自路を形成できる。このできる。 分割された自路は個別のができるのでを、 最のみを医位することができるのできる。 の図逸歩哲まりを上げることが被殺となる 一連の工程で現作すると工程が被殺となる CMOS回路を n チャネルと p チャネルの分に分 別して形成し、 に の に と の の の と に 分 別して形成し、 に の に と の の と に 分 別して形成し、 に の に と の に と の の い 、 工程が単純化できる。

4. 図面の簡単な説明

第1図(a)~(f)は、本界明の半辺体回路の形成方法のほ1の突紅例の工程所可図、毎2図(a)は、本界明の録4の段超例を示す図、ほ2図(b)は、第2図(a)の段節拡大所面図、ほ3図は、本界明のほ5の段粒例を示す図、第4図は、本界明の見6の容徴例を示す図である。



11、41、51、62…第1の基板

12…第1の裏

13…第2の展

14…アクティブマトリクス

15…接着剤


16.42、52、63…第2の基板

6 し…nチャネルTFT


6 2 … pチャネルTFT

特許出顧人 日本電信電話株式会社 代理人弁理士 中 村 純 之 助

> 11… 51~84 12… 51。限 13… 52。展 14… 7277 741/3 15… 52。基板 16… 第2。基板 16… 6条卷卷



特閒平4-178633 (6)



第1頁の続き

SInt. Cl. 5

識別記号

庁内整理番号

H 01 L 29/784

@ 発明者 酒井

重 信

東京都千代田区内幸町1丁目1番6号 日本電信電話株式 会社内